1965年4月，当时还是仙童公司电子工程师的摩尔在《电子学》杂志上发表文章对半导体产业做出预言—半导体芯片上集成的晶体管和电阻数量将每年翻一番。1975年他对此预言做出修正，芯片上集成的晶体管和电阻数量将每两年翻一番。而就在该理论提出的时候，集成电路才问世6年。而摩尔所在的实验室也只能将50个晶体管和电阻集成在一个芯片上。摩尔当时的预测在很多人听来都好像是科幻小说，但事实证明，摩尔的预言是正确的。尽管这一预言发展周期已经从最初预测的12个月延长到如今的近18个月，但“摩尔定律”依然是较为有效的，仍然从某种程度上指引着半导体的发展。
图1 著名的“摩尔定律”
但是，就现今而言，很多业内人士对于摩尔定律是否能够继续指引半导体产业的发展产生了怀疑。中国工程院院士倪光南曾对媒体说过这样一句话，“任何一个定律，发展到一定时期，都会遇到‘失效’的问题，就摩尔定律而言，将遇到半导体集成方面的问题，按照摩尔定律规定的速度翻番下去，很快晶体管的尺寸就将达到极限，量子效应也会显现出来，形成短路”。那么这次 45纳米新制程技术的采用能否将摩尔定律寿命延长呢？
45纳米！4核处理器普及的关键
在双核处理器普及正处于如日中天之时，4核处理器便成为服务器和发烧市场领域新的领头羊—在2006年11月份，英特尔率先发布了基于Core 2架构的4核处理器Core 2 Quad。与此同时，AMD也公布了代号为Altair的4核Opteron处理器，4核处理器的趋势势在必行。但现有核心代号Kentsfield的 Core 2 Quad并没有采用45纳米技术，而是继续沿用较为成熟的65纳米技术，今年年中推出的Yorkfield便自然会采用45纳米技术。究其原因很简单， Kentsfield Core 2 Quad采用65纳米技术生产，两颗芯片的晶体管总数为5.8亿个，芯片总面积达到了286mm2，如果在缓存容量高达12MB的Yorkfield身上继续使用65纳米那么将会出现不容忽视的生产成本与功耗问题。
先进制程的引入可以同时缓解生产成本和功耗问题。首先，工艺制程的进步可以减少线宽和减小晶体管门长度，这样可以让处理器核心的面积随之减小，提高产品的合格率降低成本。其次，目前处理器主要是由CMOS 门电路所构成，而CMOS门电路的功耗可以由计算公式P=CV2f所得出。公式显示了功耗P、CMOS门电容C、晶体管频率f及供电电压V之间的关系。制程的进步会在线长和门长度的大小上有所体现，缩短其大小带来的好处便是使得驱动电流减弱—电流与功耗两者之间存在着正比关系，从而降低工作电流间接的让 CMOS门电路的功耗得以降低。另一方面，由于门长度的缩减使晶体管的电容随之减小，两者存在着正比关系。
所以，45纳米新制程工艺所带来的最直接的好处就是—将给提升每瓦性能打下基础，更高的每瓦性能将进一步加强用户的使用体验。
45纳米先行者—剖析英特尔45纳米制程
从官方资料我们可以归纳出45纳米所带来的优势：1.晶体管密度提升2倍；2.晶体管切换速度提升20％或者功耗下降至原来的1/5；3.晶体管切换功率降低30％。
英特尔所引入的High-k栅介质+金属栅极晶体管两项新材料对于45纳米优势体现有着至关重要意义。下面我们就从这两项新材料出发对英特尔45纳米做一个简单了解。
图2 High-k栅介质+金属栅极晶体管带来重大的性能提升和降低漏电，从而保证了摩尔定律持续有效
1.High-K栅介质
介电常数(k，希腊文字Kappa简写)是用来衡量材料能储存电荷能力的一种系数，不同种类的材料其K值一般来说是不同的，如当前所使用的绝缘层二氧化硅其k值为3.9，而超过这个数值的材料我们就习惯称之为High-k材料。那么为什么要用High-K材料取代二氧化硅呢？这还得从电子泄漏说起。
英特尔从90纳米工艺到目前为止，在晶体管栅极上大规模使用的是应变硅技术，而应变硅技术的着眼点在于加速晶体管内部电流的通过速度，让晶体管获得更出色的效能。所谓的应变硅是指一种仅有1.2纳米厚度的超薄氧化物层，利用应变硅代替原来的高纯硅制造晶体管内部的通道，如此一来，可以让晶体管内的原子距离拉长，从而实现单位长度上原子数目减少的目的。当电子通过这些区域时所遇到的阻力就会减少，从而提高了晶体管性能。
与应变硅技术加速晶体管内电流速度相反，在不同晶体管之间需要的是绝缘，以避免泄漏的问题。在90纳米工艺之前，泄漏问题并不严重，因为晶体管之间有较长的距离。但转换到90纳米工艺之后，不同晶体管的间距变得非常之短，电流泄漏现象变得异常严重。而为了抵消泄漏的电流，芯片不得不要求更大的供电量，造成的直接后果就是芯片功耗增加。我们可以看到，无论英特尔还是AMD，90纳米制程所生产的产品都没有在功耗方面表现出应有的优势，而按照惯例，每次新工艺都会让同型芯片的功耗降低30％左右。
图3 应变硅使用前和使用后电流流畅度对比
因为二氧化硅有着非常简易的制造方法，因此在此之前半导体制造商都采用二氧化硅作为为绝缘层的材料。英特尔在导入65纳米制程时，已经成功将二氧化硅的厚度降至1.2纳米(大约相当于五层原子的厚度)。然而，这样的厚度几乎已经达到了极限水平，如果再继续减少将会使得漏电的情况增加，也增加了消耗功率与热能。
图4 电子显微镜下的普通晶体管和High-k栅介质+金属栅极晶体管
另一方面，IBM和AMD在65纳米产品生产上采用了SOI技术，虽然SOI有效隔断了各电极向衬底流动的漏电流，使其只能通过晶体管流动，但SOI技术对于同一层面的晶体管之间的阻隔效果并不理想。由于传统的二氧化硅作为门和通道之间的绝缘层已经显现出问题而新研发的SOI技术并不能从根本上解决此问题，英特尔决定寻求一种新型材料以使得摩尔定律得以延续。为了解决这个关键问题，英特尔决定利用Hafnium(铪，元素周期表中序号72)为基础来制造 High-k材料，由此使得High-K材料对电子泄漏的阻隔效果比二氧化硅强。这种材料对电子泄漏的阻隔效果可以达到传统材料二氧化硅的10倍，电子泄漏基本被阻断，可大幅减少漏电量。
1
2
下一页>>
