英特尔将在ISSCC 2008上发布采用45nm高-k金属栅极的SRAM，主要用于新一代“Core2”微处理器二次缓存。会上的演讲的题目为“A 153Mb SRAM Design with Dynamic Stability Enhancement and Leakage Reduction in 45nm High-K Metal-Gate CMOS Technology”。
即将发布的SRAM电源电压为1.1V时，工作频率为3.5GHz。通过对单元的PMOS晶体管进行动态体偏压（body bias）控制，提高SRAM单元的稳定性，同时依靠可编程控制漏电电流。
在65nm的LSI之前，逻辑LSI厂商的晶体管栅极绝缘膜一直采用SiON系材料等。但是工艺微细化发展到45nm之后，人们越来越担心在栅极绝缘膜厚度日趋减小的同时，漏电流也会猛增。通过采用high-k绝缘膜，可以减小漏电流，提高LSI的性能。
Intel对晶体管的改进是来自之前晶体管的栅极介质，Intel是使用一种基于铪元素的化合物来替代之前的二氧化硅，这种基于铪元素的High-K介质具备良好的绝缘属性，同时可以在栅极及硅底层之间形成较高的场效应(High-K)。因为High-K的铪化合物比二氧化硅更厚的同时保持着理想的高场效特性，所以，这种High-K材料还可以大幅度减少泄露电流。据Intel官方发布的数据，这种High-K介质可以比之前的二氧化硅材料降低泄漏电流10以上。而同时因为场效的提高，使得晶体管源极到漏极的驱动电流提升20%，源极到漏极的泄露电流降低5倍以上。如果这些数据真的如Intel所公布的一样，那么对于单个晶体管来说我们就可以获得比之前更高的开关效率，以及更低的泄露电流。而对于拥有几亿个晶体管的现代处理器来说，我们可以从中获益是非常可观的，这显然更有利于提升intel处理器的每瓦性能(Performance per watt)。
虽然基于铪的这种High-K栅介质有着高场效以及绝缘的良好特性，但其却不能使用之前的多晶硅栅极，而是需要应用上一种全新的金属栅极来替代，目前Intel均没有透露这些材料的组成元素以及其具体配方，但在之前的新晶体管发表会时Intel代表却表示，竞争对手想要达到目前Intel 45nm产品晶体管的效能，至少需要到对手下一代的32nm工艺，对于Intel的这种说法我们是持有待考察的态度，毕竟实际的效能表现需要等双方的产品具体发布出来才有正确的答案。
第55届ISSCC会议(ISSCC2008)将在明年2月3~7日在旧金山举行。清华大学微电子学研究所所递交的一篇有关PLL的论文入选。
论文名为“A 1GHz Fractional-N PLL Clock Generator with Low-OSR ΔΣ Modulation and FIR-Embedded Noise Filtering”。据ISSCC资料显示，该论文利用0.18um CMOS工艺实现了1ppm频率精度的分数分频PLL时钟发生器。混合FIR噪声滤出技术的采用使得带外的量化误差被压至新低，从而实现了低过采样率ΔΣ调制。
责任编辑：杨宇佳
